2021.12.6 월 23:51  
전체기사보기 | 구독신청 | 지면보기
> 뉴스 > 뉴스 > IT/정보통신
     
최재혁 KAIST 교수팀 ‘반도체 설계대전’서 대통령상 수상
2021년 11월 22일 (월) 22:55:51 이석봉 기자 hslee0049@naver.com

 KAIST는 최재혁 전기·전자공학부 교수 연구팀이 '제22회 대한민국 반도체 설계대전'에서 대통령상을 수상했다고 22일 밝혔다.

대한민국 반도체 설계대전은 반도체 설계분야 대학(원)생의 설계 능력 향상과 창의적 아이디어 발굴을 위해 산업통상자원부와 한국반도체산업협회가 공동 주관하는 반도체 설계 전문 공모전이다.

최 교수팀의 박선의·조윤서·방주은 박사과정 학생들은 6G 통신을 방해하는 잡음을 획기적으로 낮추는 초저잡음 신호를 생성할 수 있는 'CMOS(상보형금속산화반도체) 공정 기반의 칩'을 개발해 대통령상 수상자로 선정됐다.

6G 통신은 5G 통신(20Gbps)에 비해 전송 속도가 최대 50배 빠른 1Tbps를 목표로 연구가 진행되고 있다. 일반적으로 통신 주파수 대역이 올라갈수록 넓은 통신 대역폭을 사용할 수 있어 데이터 전송 속도를 높일 수 있는 데, 6G 통신에서 요구하는 높은 데이터 전송 속도를 구현하려면 100㎓(기가헤르츠) 이상의 주파수 대역이 필수적으로 요구된다.

하지만, 이런 높은 주파수 대역에서 반송파로 사용되는 정확한 기준 신호를 CMOS 공정에서 만드는 것이 어려워 100㎓ 이상의 주파수 대역에서 초저잡음 성능을 구현하는 데 한계가 있었다.

연구팀은 CMOS 공정에서 처음으로 100㎓ 이상 대역에서 고차 변·복조 기술을 지원할 수 있는 초저잡음 신호생성 기술을 개발했다. 이 기술은 앞으로 상용화될 6G 통신 칩의 가격 경쟁력과 집적도를 높이는 데 기여할 것으로 기대를 모으고 있다.

한편 시상식은 이날 서울 코엑스에서 열렸으며, 최 교수팀은 상금 500만원과 부상을 받았다.

이석봉 기자의 다른기사 보기  
ⓒ 이코노미 투데이(http://www.ietoday.kr) 무단전재 및 재배포금지 | 저작권문의  

     
전체기사의견(0)  
      자동등록방지용 코드를 입력하세요!   
 
   * 200자까지 쓰실 수 있습니다. (현재 0 byte/최대 400byte)
   * 욕설등 인신공격성 글은 삭제 합니다. [운영원칙]
전체기사의견(0)
이재명 "김종인, 윤석열 합류 예측했
윤석열 "이준석이 뛰라면 뛸 것…선거
황혼이혼 아내 살해한 80대 남성 징
박병석 국회의장 “법정시일 내 예산안
외도 의심한 연인 무차별 폭행한 20
美 FDA, 오미크론 백신·치료제 신
이재명, 조국 사태에 다시 한번 사과
오미크론 감염 24명·의심사례 10명
회사소개 | 기사제보 | 독자의견 | 광고문의 | 개인정보취급방침청소년보호정책 | 이메일무단수집거부
서울특별시 강서구 강서로 348, 111동 404호 | 대표전화 02) 2603-5007 | 팩스 070-7966-5007
등록번호: 아 01221 | 등록년월일 2010년 4월 21일 | 발행인: 이문열 | 편집인:이문열 | 개인정보관리책임자: 이문열 | 청소년보호책임자 : 이문열
Copyright 2010 이코노미투데이. All rights reserved. mail to webmaster@ietoday.kr